Hvad er Chip DFT Design?

Design til testbarhed (DFT)er en nøgleteknologi inden for chipdesign, som står for Design for Testing. Det refererer til indsættelsen af relevant testlogik i designfasen under chipfremstillingsprocessen på grund af uundgåelige fremstillingsfejl, såsom metaltrådskortslutninger, kredsløbsbrud eller unormale dopingkoncentrationer, hvilket kan føre til kredsløbslogikfejl og chipsystemfejl, så relevant testlogik indsættes i eller efter designprocessen, manufactur, screening, testning, screenouting, screenouting. ind på markedet eller kunder. Med den dramatiske stigning i kompleksiteten af ​​integrerede kredsløb og det store antal logiske porte, er det blevet et vigtigt emne, hvordan man sikrer, at hver chip fungerer korrekt i fremstillingsprocessen, og DFT spiller en nøglerolle i denne sammenhæng.

Behovet for test

Chip test er tilbedømme, om chippen har fejl ved at påføre et kendt excitationssignal til chippens input og observere udgangens respons. Testning er hovedsageligt opdelt i fremstillingstestning og funktionel test: Fremstillingstestning udføres, før chippen forlader fabrikken for at screene skrotwafere på grund af procesfejl, herunder wafertest og emballagetestning; Funktionel test sikrer korrektheden af ​​chippen i applikationer fra den virkelige-verden, og verificerer, at chippens design er 100 % korrekt ved at verificere use casen.

Men med fremkomsten af ​​nanoteknologi bliver chipfremstillingsprocessen mere og mere kompleks, og transistortætheden øges, hvilket resulterer i en øget sandsynlighed for kortslutning eller kredsløbsbrud, og muligheden for chipfejl stiger kraftigt. Omkostningerne ved test kan nå mere end 50% af produktionsomkostningerne.

Forskellige fysiske defekter kan forekomme under fremstillingsprocessen, såsom brodannelse eller brydning af forbindelser, gate-iltkortslutninger i CMOS-transistorer, maskelitografifejl og siliciumwafer-defekter, som kan føre til elektriske fejl og i sidste ende chipfejl. I kritiske applikationer, såsom medicinsk udstyr, bilelektronik eller rumfart, kan chipfejl have alvorlige konsekvenser, så test udføres under ekstreme forhold.

Testomkostningerne følger et tidoblet princip, der stiger fra chipniveau til boardniveau til systemniveau, så tidlig detektering af defekter kan reducere tabene betydeligt. DFT optimerer chipfremstillingsprocessen ved at tilføje testfunktioner til designfasen for at gøre test mulig og omkostningseffektiv-, hvilket muliggør kvalitetskontrol og overvågning af produktionskapacitet.

Grundlæggende principper og koncepter for DFT

I sin kerne forbedrer DFT chip kontrollerbarhed og observerbarhed. Styrbarhed refererer til evnen til at anvende testexcitation til den interne logiske node, der skal testes gennem et eksternt inputsignal, så det tildeles en hvilken som helst ønsket værdi; Observerbarhed refererer til evnen til at overvåge responsværdierne for interne noder gennem eksterne outputporte, hvilket gør det nemt at observere og sammenligne. Disse to funktioner gør det muligt for testprocessen fuldt ud at dække chippens interne logik uden at bekymre sig om chippens faktiske funktion, hvilket reducerer testkompleksiteten og forbedrer alsidigheden af ​​designmetoder.

Defekter kan føre til fejl i chipfremstilling, som er elektriske manifestationer af defekter, og almindelige fejlmodeller inkluderer faste fejl (såsom pin-porte, der kortslutter til strøm eller jord), udløsningsfejl og vejforsinkelsesfejl (såsom langsom stigning og fald af gateporte) og hvilestrømstypefejl (som forårsager høj lækage af strøm). Hvis en fejl kan forplante sig baglæns og blive observeret, hvilket får chippen til ikke at opføre sig som forventet, kaldes det fejl. Ikke alle fejl forårsager fejl, kun dem, der påvirker funktionaliteten, forårsager problemer.

Vigtigste DFT-teknologier og -metoder

Scanningstest er en almindelig metode til DFT ved at erstatte normale registre med scanningsregistre og sammenkæde dem i en scanningskæde. I testtilstand skal du udføre flytningen-i drift for at flytte testdataene ind i det interne register gennem scanningskæden, og bruge det lavfrekvente-ur for at sikre nøjagtighed. Derefter udføres opsamlingsoperationen, dataene fanges ved den funktionelle klokfrekvens, og uret med lav-hastighed (10~50MHz) bruges til faste fejl, og systemfunktionens klokfrekvens (10MHz~GHz) bruges til at udløse eller forsinkede fejl. Til sidst flyttes de opsamlede data ud til analyse ved at flytte-ud-operationen.

Indbygget-selv-test (BIST)målretter mod hukommelsesenheder, såsom SRAM og DRAM, ved at indsætte specifik testlogik, generere testvektorer internt og sammenligne resultaterne, detektere fysiske defekter såsom kortslutninger og kredsløbsbrud uden behov for eksternt testudstyr.

Grænse scanningbruges til at verificere chippin-forbindelse, hvilket muliggør IO-testning og test på kort-niveau ved at indsætte og sammenkæde scanningstestenheder for hver input og output på IO-porten.

Automatisk testvektorgenerering (ATPG)genererer automatisk testvektorer gennem software og anvendes til produktionstest for at bedømme kvaliteten af ​​chips ved at sammenligne det faktiske output med det forventede output.

Sammen løser disse teknologier problemet med test af timingkredsløb og konverterer hårde-til-test timingkredsløb til let-at-kombinationskredsløb. Testprocessen involverer at anvende en testvektor på kredsløbet under test og derefter sammenligne outputresponset med det forventede respons.

0010-20132 6" Transfer Blade Assy

Anvendelser af DFT:

DFT-teknologi er meget udbredt i forskellige typer chips, såsom processorer, hukommelse og specialiserede chips. For eksempel integrerer Zhongke Benyuans realtidskontrolserie DSP-chips scanningskæder, BIST og grænsescanning med en komplet DFT-arkitektur, hvilket sikrer høj pålidelighed og stabilitet i høj-risikoområder såsom industriel kontrol, bilelektronik og rumfart. DFT-design forbedrer testeffektiviteten, reducerer produktionstestomkostninger og -tid og forbedrer chipresistens over for interferens i barske miljøer såsom høj temperatur, høj luftfugtighed og stærk elektromagnetisk interferens. Det understøtter også den fulde livscyklusstyring af chippen, hvilket sikrer ensartet ydeevne fra design og fremstilling til feltapplikationer.

Testbarhedsdesign spiller en afgørende rolle i chipfremstilling og validering. Gennem et rimeligt design forbedrer DFT i høj grad effektiviteten og nøjagtigheden af ​​test, hvilket sikrer, at hver chip kan arbejde stabilt og pålideligt. Med den kontinuerlige udvikling af chipteknologi vil testteknologien også udvikle sig, og DFT vil eskortere den stabile udvikling af chipindustrien.